打開客服菜單
contact us

聯係BBIN导航

IC解密首頁 > 解密案例 > 有了這10大技巧 高頻電路板PCB設計將事半功倍
有了這10大技巧 高頻電路板PCB設計將事半功倍
編輯 :

專業芯片解密公司

時間 : 2019-05-08 12:00 瀏覽量 : 2079

高頻電路板PCB設計是一個複雜的過程,涉及的因素很多,都可能直接關係到高頻電路的工作性能。BBIN导航整理了高頻電路板設計的10大技巧,希望能助你事半功倍。

電路板PCB設計

1、多層板布線

高頻電路往往集成度較高,布線密度大,采用多層板既是布線所必須,也是降低幹擾的有效手段。在PCBLayout階段,合理的選擇一定層數的印製板尺寸,能充分利用中間層來設置屏蔽,更好地實現就近接地,並有效地降低寄生電感和縮短信號的傳輸長度,同時還能大幅度地降低信號的交叉幹擾等,所有這些方法都對高頻電路的可靠性有利。

有資料顯示,同種材料時,四層板要比雙麵板的噪聲低20dB。但是,同時也存在一個問題,PCB半層數越高,製造工藝越複雜,單位成本也就越高,這就要求BBIN导航在進行PCBLayout時,除了選擇合適的層數的PCB板,還需要進行合理的元器件布局規劃,並采用正確的布線規則來完成設計。

2、高速電子器件管腳間的引線彎折越少越好

高頻電路布線的引線最好采用全直線,需要轉折,可用45度折線或者圓弧轉折,這種要求在低頻電路中僅僅用於提高銅箔的固著強度,而在高頻電路中,滿足這一要求卻可以減少高頻信號對外的發射和相互間的耦合。

3、高頻電路器件管腳間的引線越短越好

信號的輻射強度是和信號線的走線長度成正比的,高頻的信號引線越長,它就越容易耦合到靠近它的元器件上去,所以對於諸如信號的時鍾、晶振、DDR的數據、LVDS線、USB線、HDMI線等高頻信號線都是要求盡可能的走線越短越好。

4、高頻電路器件管腳間的引線層間交替越少越好

所謂“引線的層間交替越少越好”是指元件連接過程中所用的過孔(Via)越少越好。據側,一個過孔可帶來約0.5pF的分布電容,減少過孔數能顯著提高速度和減少數據出錯的可能性。

5、注意信號線近距離平行走線引入的“串擾”

高頻電路布線要注意信號線近距離平行走線所引入的“串擾”,串擾是指沒有直接連接的信號線之間的耦合現象。

由於高頻信號沿著傳輸線是以電磁波的形式傳輸的,信號線會起到天線的作用,電磁場的能量會在傳輸線的周圍發射,信號之間由於電磁場的相互耦合而產生的不期望的噪聲信號稱為串擾(Crosstalk)。

PCB板層的參數、信號線的間距、驅動端和接收端的電氣特性以及信號線端接方式對串擾都有一定的影響。

所以為了減少高頻信號的串擾,在布線的時候要求盡可能的做到以下幾點:

在布線空間允許的條件下,在串擾較嚴重的兩條線之間插入一條地線或地平麵,可以起到隔離的作用而減少串擾。當信號線周圍的空間本身就存在時變的電磁場時,若無法避免平行分布,可在平行信號線的反麵布置大麵積“地”來大幅減少幹擾。

在布線空間許可的前提下,加大相鄰信號線間的間距,減小信號線的平行長度,時鍾線盡量與關鍵信號線垂直而不要平行。如果同一層內的平行走線幾乎無法避免,在相鄰兩個層,走線的方向務必卻為相互垂直。

在數字電路中,通常的時鍾信號都是邊沿變化快的信號,對外串擾大。所以在設計中,時鍾線宜用地線包圍起來並多打地線孔來減少分布電容,從而減少串擾。對高頻信號時鍾盡量使用低電壓差分時鍾信號並包地方式,需要注意包地打孔的完整性。

閑置不用的輸入端不要懸空,而是將其接地或接電源(電源在高頻信號回路中也是地),因為懸空的線有可能等效於發射天線,接地就能抑製發射。實踐證明,用這種辦法消除串擾有時能立即見效。

6、集成電路塊的電源引腳增加高頻退耦電容

每個集成電路塊的電源引腳就近增一個高頻退藕電容。增加電源引腳的高頻退藕電容,可以有效地抑製電源引腳上的高頻諧波形成幹擾。

7、高頻數字信號的地線和模擬信號地線做隔離

模擬地線、數字地線等接往公共地線時要用高頻扼流磁珠連接或者直接隔離並選擇合適的地方單點互聯。高頻數字信號的地線的地電位一般是不一致的,兩者直接常常存在一定的電壓差,而且,高頻數字信號的地線還常常帶有非常豐富的高頻信號的諧波分量,當直接連接數字信號地線和模擬信號地線時,高頻信號的諧波就會通過地線耦合的方式對模擬信號進行幹擾。

所以通常情況下,對高頻數字信號的地線和模擬信號的地線是要做隔離的,可以采用在合適位置單點互聯的方式,或者采用高頻扼流磁珠互聯的方式。

8、避免走線形成的環路

各類高頻信號走線盡量不要形成環路,若無法避免則應使環路麵積盡量小。

9、必須保證良好的信號阻抗匹配

信號在傳輸的過程中,當阻抗不匹配的時候,信號就會在傳輸通道中發生信號的反射,反射會使合成信號形成過衝,導致信號在邏輯門限附近波動。

消除反射的根本辦法是使傳輸信號的阻抗良好匹配,由於負載阻抗與傳輸線的特性阻抗相差越大反射也越大,所以應盡可能使信號傳輸線的特性阻抗與負載阻抗相等。

同時還要注意PCB上的傳輸線不能出現突變或拐角,盡量保持傳輸線各點阻抗連續,否則在傳輸線各段之間也將會出現反射。

這就要求在進行高速PCB布線時,必須要遵守以下布線規則:

USB布線規則。要求USB信號差分走線,線寬10mil,線距6mil,地線和信號線距6mil。

HDMI布線規則。要求HDMI信號差分走線,線寬10mil,線距6mil,每兩組HDMI差分信號對的間距超過20mil。

LVDS布線規則。要求LVDS信號差分走線,線寬7mil,線距6mil,目的是控製HDMI的差分信號對阻抗為100+-15%歐姆

DDR布線規則。DDR1走線要求信號盡量不走過孔,信號線等寬,線與線等距,走線必須滿足2W原則,以減少信號間的串擾,對DDR2及以上的高速器件,還要求高頻數據走線等長,以保證信號的阻抗匹配。

10、保持信號傳輸的完整性

保持信號傳輸的完整性,防止由於地線分割引起的“地彈現象”。